چکیده
امروزه به طور گسترده ای پذیرفته شده است که منطق برگشت پذیر پیاده سازی تکنولوژی CMOS با محدودیت مقیاس گذاری فراتر از 2016 مواجه شده است و اتلاف توان افزایش یافته، یک فاکتور محدود کننده ی مهمی می باشد. محاسبات برگشت پذیر می تواند بطور بالقوه مقادیر کمی انرژی نیاز داشته باشد. اخیرا دستگاه های نانومقیاس متعددی پدید آمده اند که دارای عامل بالقوه برای مقیاس گذاری می باشند و بطور طبیعی منطق برگشت پذیر را اجرا می کنند. این مقاله به بررسی مباحث اساسی متعددی می پردازد که باید قبل از اینکه هر سیستم پردازش برگشت پذیر مقیاس نانو بتواند طراحی شود، مانند رابطه های جایگزینی قابلیت اطمینان و کارایی و بهینه سازی معماری مورد بررسی قرار گیرند. اکثر دستگاه های مقیاس نانو تنها به تعاملات مجاورت نزدیک محدود خواهند شد که به بهینه سازی دقیق مدارها نیاز دارند. مدارهای تحمل پذیر خطای موثر (FT) را هنگام محدودسازی به 2D و 1D فراهم می سازیم. در نهایت، کران های روی انتروپی (و بنابراین گرما) تولید شده توسط مدارهای FT را محاسبه می کنیم و ارزیابی های کمی را در مورد سایز مدارهای فراهم می سازیم.

کد مقاله: 5096

                                 

جهت اطلاع از هزینه و زمان تحویل ترجمه،  مقاله یا مقالات خود را به این ایمیل ارسال بفرمائید:

 Email:        aman.nazeri@yahoo.com  

یا به شماره یا آی دی تلگرام زیر ارسال کنید:

 آی دی تلگرام: amnazeri@

شماره تماس و شماره تلگرام

8707  405  0930

سفارش شما در کمتر از 5 دقیقه ارزیابی و به اطلاع شما رسانده می شود.